华体会官网 芯片设计过程

日期:2021-03-20 05:13:38 浏览量: 71

一朵花,一世界,一叶一菩提

芯片设计是一个庞大而复杂的项目。我们的日常生活充满了小筹码。在实际使用中芯片 设计流程,我们不会直接与他们联系,而是会使用集成了它们的产品,包括访问控制,手机,MP 3、电视……芯片是简化我们生活的枢纽。小芯片上可能有数千万个或更多的单元。它们一个接一个地排列并连接成一个整体来实现每个功能。 。那么,它们是如何设计的?

请注意,文章的内容是从书本,其他教授凤凰彩票app ,或知乎和其他互联网知识中总结或引用的。

本文仅用于个人学习和总结。同时乐鱼直播 ,本文的内容感到存在不足和问题。需要基于理解而不是事实进行更新

芯片设计-智虎

首先,与所有领域一样,我们制造具有目的的芯片,即Design For。为了实现此目标,我们可能需要采取多种措施并经历多个阶段。

前端设计(逻辑设计)和后端设计(物理设计)之间没有统一的界限亚博vip登陆 ,与过程相关的设计是后端设计。

1.规范制定

客户将芯片规格(我们称为设计要求)提出给芯片设计公司。

2.详细设计

芯片设计公司将根据客户需求设计和实现架构,并划分特定模块

3. HDL编码

使用硬件描述语言(VHDL或Verilog HDL,业界通常使用后者)使用代码描述模块功能,即以HDL语言编写实际的硬件电路功能以形成RTL级别(寄存器传输级别) )代码

4.仿真验证

要检查编码设计的正确性,检查的标准是先前建立的规范。查看设计是否符合要求。

5.逻辑综合设计编译器

通过模拟验证并执行逻辑综合。结果是将HDL代码转换为门级网表。综合需要设置约束条件,即您希望综合电路在目标参数(例如区域时序)上达到的标准。逻辑综合需要基于特定的综合库。在不同的库中,门电路的基本标准单元的面积和时序是不同的。

综合后乐鱼app ,有必要再次执行仿真验证(也称为后仿真,而前一个称为预仿真)

6. STA

静态时序分析,主要根据时序验证电路,并检查电路是否违反建立时间和保持时间。

7.正式验证

是综合网表的功能验证。功能验证后的HDL设计通常用作比较综合网表功能以查看它们在功能上是否等效的参考。

这里是前端设计过程的一般介绍,即获得了芯片的炖鸡网表电路

后端设计

1. DFT

设计测试。芯片内部通常都有自己的测试电路,DFT的目的是在设计时考虑将来的测试。

2.平面图(Floorplan)

是放置芯片的宏单元模块,它确定了各种功能电路的整体布局,例如IP模块,RAM,I / O引脚等。

3. CTS

时钟树综合。时钟树综合。简而言之,它是时钟的接线。由于数字芯片中时钟信号的全局命令,其分布应对称地连接到每个寄存器单元,以便当时钟从同一时钟源到达每个寄存器时,时钟延迟最小。这就是为什么必须单独接线

4.位置和路线

常规信号接线。包括各种标准单元(基本逻辑门电路)之间的布线。例如,我们经常听到的90nm工艺实际上是金属布线可以达到的最小宽度。从微观的角度来看芯片 设计流程,它是MOS管的沟道长度。

5.寄生参数提取

电线之间会有干扰。它们影响信号的效果。提取寄生参数并再次分析和验证信号完整性非常重要。

6.布局的物理验证

对完成的布线(包括LVS,DRC等)的物理布局进行功能和时序验证

完成物理布局验证,即完成整个芯片设计阶段,然后进行芯片制造。物理布局以GDSII文件格式提交给代工厂,以在晶片硅片上制作实际电路,然后对其进行封装和测试,然后获得我们实际看到的芯片。

数字电路设计图

数字电路通常用Verilog编写

数字电路仿真

编写Verilog之后,您需要运行数字仿真

模拟电路电路图bet体育 ,模拟电路仿真

接下来,我们将把它们变成真实的电路

集成电路模拟电路布局